铜线还能“共封装”？真有意思
最近，互连很热。
今天就来聊下CPC共封装铜互连 。
它不追求颠覆，而是AI时代一种务实的工程解法：在物理极限里榨出最后一分带宽。
一、CPC是什么？
过去芯片要传数据，得走一段PCB（印刷电路板）的“乡间小路”：信号从芯片出来，经连接器、过主板，再去别的器件。距离一长，能量损耗、反射、干扰全来了。
CPC的做法是——直接把铜缆或高密度电连接器“塞进封装” ，让信号从芯片边上就能上路。
这就像把地铁站修在家门口，少走几步，效率立刻上去。
路径缩短、插损降低、反射变小，系统的“眼图”（信号波形清晰度）更稳定。
对高速互连来说，这是常见且务实的工程解法之一。
二、CPC有多重要？
AI训练服务器内部布满SerDes（高速收发器，负责高速串并转换）通道，主流链路正向112G PAM4推进，部分场景探索224G；更高速度仍处研究与路线图阶段。
这就像让老旧的铜线高速路去承受超跑的马力——噪声、发热、串扰问题全爆发。
光互连（尤其是共封装光CPO）是行业公认的长期方向，但它对封装工艺、光电对准和散热的要求极高，量产仍在推进中。
另外，“老功臣”——PCB（印刷电路板），在服务器系统里，它仍然是最重要的底层结构，负责支撑芯片、供电、信号分配。
但随着AI服务器速率提升，板上那几厘米的走线开始变得“吃力”：铜线阻抗、介质损耗、插座反射，这些原本可忽略的因素，现在都会放大成信号质量问题。
所以，工程师让它有了搭档——CPC。
两者分工更细：PCB依旧承担主板与系统连接，而CPC在芯片封装内部接手那一小段最敏感的高速路径。
在这种背景下，CPC成为当前更可落地的方案：它用电互连的成熟工艺，在封装内部先解决短距离高速互连问题，为未来的光互连铺路。
三、CPC的三件大事
第一件事是信号完整性（SI，信号传输的干净程度）。
路径短了，但难度更大。连接器形状、线缆介质、封装扇出区阻抗控制，每个细节都可能决定成败。
工程师必须反复仿真、优化几何参数、补偿反射，才能让信号在224G环境下保持清晰。
第二件事是电源完整性（PI，供电系统的稳定程度）。
共封装后功率密度激增。SerDes和ASIC贴得更近，电流噪声和信号耦合风险更高。
如果电源设计不好，供电波动会直接影响信号。于是去耦电容的布局、地平面设计、阻抗控制都成了精密工程。
事实上，SI与PI是一体两面 。信号干净与否，往往取决于电源噪声是否被抑制。CPC设计的关键，是让这两套系统在几毫米空间里“和平共处”。
第三件事是散热。
功耗上去，热量自然集中。CPC通常要配合液冷、均热板、金属底座等方案，才能让芯片不“烫伤”。
同时，封装工艺的对准精度要求极高，稍有偏差就会影响良率。
当前普遍在原型/试点验证与小规模导入阶段，不同厂商的量产节奏并不一致。
这三项约束相互耦合，需要在封装、电气与热机械一体化框架下联合优化，这正是CPC落地的核心挑战。
四、CPC与CPO的区别
解决完“怎么做”的问题，接下来要问的是“放哪一层最合适”。
有人会问：既然有光互连（CPO，共封装光互连），干嘛还折腾铜？
与其说竞争，不如说更多是分工与协同。
CPC专注短距离，比如封装内、芯片到芯片之间几毫米的高速通道；CPO则擅长更远的场景，比如板间、机柜间、系统级互连。
可以打个比方：CPC是短跑选手，讲速度与反应；CPO是长跑选手，拼耐力和距离。
在不少高性能系统里，较为常见 的做法是“近距走铜、远距走光”，让两种技术各司其职、互不取代。
业内普遍讨论的数据中心方向之一，是在封装层采用CPC、在板级与系统层采用CPO的电光混合拓扑。
这更像是系统工程的自然分工 ：不同距离、不同材料，各自承担擅长的角色。
五、工程的尽头，是务实的智慧
CPC的价值不在炫技，而在托底。
它让电互连在AI时代延续生命力，让系统能在速度升级的中途不“断层”。
它更像当前阶段的一种“中场技术”，在过渡期提供工程上的平衡与缓冲。
在AI算力竞速的年代，没有哪种技术能永远主宰舞台。真正推动行业前进的，往往不是“最先进的”，而是“最能落地的”。
CPC的意义恰在于——它让工程师在物理边界前，又往前挤出了一步。
光代表方向，铜代表韧性。在AI的世界里，连一毫米的进步，都是时代的奖章。